本文由半导体产业纵横（ID：ICVIEWS）综合
Panther Lake处理器很可能成为风险生产的芯片。
近日举办的英特尔Vision 2025大会上，英特尔正式宣布其英特尔18A工艺制程技术已进入风险生产阶段。
英特尔代工服务副总裁Kevin O\'Buckley在英特尔即将全面完成其“四年五个节点（5N4Y）” 计划之际宣布了这一消息。
该计划最初由前CEO帕特·基辛格（Pat Gelsinger）所规划，是该公司预计从竞争对手台积电手中夺回半导体王位的一部分。
Kevin O\'Buckley表示，风险试产虽然听起来很可怕，但实际上是一个产业的标准术语。 风险试产的重要性在于我们已经将技术发展到了可以量产的程度。
他还强调，英特尔已经生产了大量英特尔18A测试芯片。相较之下，风险试产包括将完整的芯片设计晶圆投少量生产，再通过调整其制造流程，并在实际生产运作中验证节点和制程设计套件（PDK）。据悉，英特尔将在2025年下半年扩大英特尔18A的产量。
不过，风险试产仍存在一些风险。因为随着公司在学习曲线上不断改进其制造技术和优化其工具，其产量和功能可能会低于原定的标准。因此，客户通常使用风险试产来制造工程样品，但其不会向客户提供像完全符合节点标准那样严格的产量目标/保证。因此，一些客户愿意承担这些风险，以获得透过早期进入节点制程得到的上市时间优势，这使他们能够在竞争对手开始生产之前调整和进一步优化他们的设计。
由于，英特尔首款Intel 18A 节点制程的处理器Panther Lake 将于2025 年稍后投入量产。因此，Panther Lake 处理器很可能成为风险生产的芯片。这个时程与我们对英特尔典型风险生产到量产的时间表的预期基本一致。
尽管英特尔在其取消的Intel 20A 节点制程上率先采用多项新技术，但Intel 18A 节点制程仍将成为首款同时采用PowerVia 背面供电和RibbonFET 环绕式闸极（GAA）晶体管的产品化芯片。其中，PowerVia 提供最佳化的电源布线，以提高性能和晶体管密度，而RibbonFET 也在更小的面积内提供更好的晶体管密度以及更快的晶体管开关。
报道强调，英特尔也继续致力于其更广泛的代工路线，其中包括后续的Intel 14A 节点制程，这将是英特尔首次采用High-NA EUV 曝光技术的节点制程。未来，英特尔的大量制程技术扩展到其他节点，预计将进一步拓展英特尔代工服务的产品组合到更广泛的应用范围。
31日举办的英特尔Vision开幕活动中，英特尔新任CEO陈立武宣布18A工艺技术仍按计划进行，接近第一批外部流片，预计今年下半年首发该工艺的Panther Lake处理器将进行大批量生产。
据悉，英特尔的下一代面向移动端笔记本的Panther Lake将于2025年下半年发布（预计命名为酷睿Ultra 300系列）。
英特尔“四年五个节点”战略
英特尔“四年五个节点” 计划是该公司在2021年7月提出的半导体制造战略，目的是通过四年时间（2021-2025 年）推出五个制程节点，重塑其在先进制程领域的领先地位。
2010年代后期，英特尔在10nm/7nm节点遭遇多次延迟，而台积电、三星通过EUV技术快速推进3nm/2nm制程，导致英特尔在移动端和服务器市场份额被蚕食。
2021年帕特・基辛格接任CEO后，提出 “集成设备制造商（IDM）2.0” 战略，强调自主制造能力与代工服务并重。“四年五个节点” 计划成为IDM 2.0的核心载体，目标是到2025年通过五个节点实现制程反超。
为更准确反映性能与能效提升，英特尔放弃传统的nm命名法，改用英特尔7/4/3/20A/18A的新命名体系。20A工艺等效2nm级，18A则等效于1.8nm级。
英特尔宣布，18A工艺进展顺利且超过预期，Arrow Lake高性能处理器原定采用的20A工艺已经取消，改为外部代工制造。
2024年9月，
18A工艺在20A的基础上打造，将成为首款同时采用PowerVia背面供电和RibbonFET环绕式栅极（GAA）晶体管技术的芯片。
其中，PowerVia提供优化的电源布线，可提高性能和晶体管密度，而RibbonFET能够精确控制晶体管沟道中的电流，在减少功耗方面发挥着重要作用，同时还能实现芯片组件的进一步小型化。
按照英特尔的愿景，18A将是其反超台积电、重夺半导体工艺世界第一的关键节点。
*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。